![]() Deutsch
|
Hiermit stellen wir die leistungsstärksten virtualisierten Speichersysteme seiner Zeit vor: die 3PAR InServ® T400 sowie T800 Storage Server, die auf InSpire®-Architektur der dritten Generation von 3PAR® basieren und mit einer neuen zero-detection-fähigen Gen3 ASIC ausgestattet sind. Somit ist 3PAR der erste Anbieter der Welt, der einen wirksamen "fat-to-thin" Volume-Konvertierungsmechanismus mitten im ASIC selbst untergebracht hat. Hierdurch werden höhere Kapazitätsauslastungen unter Beibehaltung eines hohen Servicelevels möglich. Die neuesten Weiterentwicklungen schließen u.a. folgendes ein:
Mit der neuen T-Klasse werden die S-Klassen Modelle von 3PAR auf ein völlig neues Niveau gehoben. SPC-1 Benchmark-Resultate stellen neue Rekorde auf und verdoppeln die Leistung der InServ Speichersmodelle der vorherigen Generation. Sie sind somit die schnellsten Einzelplatz Speichersysteme im Markt (s. SPC-1 Performance Results).
Thin Built In™
Beim 3PAR Gen3 ASIC, der in den T-Klassen eingebaut wurde, handelt es sich um eine elektronische Schaltung mit eingebauter zero-detection, die einen effizienten, auf ASIC basierenden Mechanismus für die Konvertierung von traditionellen "fat" Volumes zu effizienteren "thin" Volumes bietet. Solche "Fat-to-thin"-Konvertierungen erhöhen die Kapazitätsauslastung, da sie zugewiesenen aber nicht in Anspruch genommenen Speicherplatz aus den traditionellen ("fat") Volumes entfernen. 3PAR ist die erste Firma, die eine "fat-to-thin" Fähigkeit in die Hardware-Architektur ihrer Modelle eingebaut hat, um Service-Levels zu erhalten und um eine Störung der Produktionsauslastung während der Konvertierungsvorgänge zu vermeiden.
3PAR InSpire-Architektur mit dem 3PAR Gen3 ASIC
Dank des 3PAR Gen3 ASICs berichten Kunden über hohe Leistungslevels mit 33% weniger Speicherkapazität. Der 3PAR Gen3 ASIC, der in jedem 3PAR Controller Node eingebaut wird, kommuniziert und bewegt Daten zwischen jedem Controller über die passive full-mesh Backplane, um damit jede Anwendungsauslastung unter sämtliche Systemsressourcen in einer massiv parallelen Weise zu verteilen. Bei der Entwicklung von Gen3 ASIC standen auch die Beseitigung von Leistungsbedenken sowie Kostenreduktion gegenüber traditionellen Arrays im Vordergrund.
Die einmalige eng geclusterte InSpire-Architektur von 3PAR wurde entwickelt, um hohe und prognostizierbare Leistung für alle Arbeitslasten—auch bei Ausfallbedingungen—wie auch hohe Auslastungsraten von gekauften Ressourcen sicher zu stellen. Eine zentrale Rolle beim InSpire Design spielt die hohe Bandbreite und geringe Latenzzeit der Backplane, die kostenwirksame, modulare sowie skalierbare Komponenten zu einem hoch verfügbaren, autonomen und lastverteilten Cluster vereinigt.